Architecture des ordinateurs (5 CM, 4 TD, 5TP)
- technique de pipeline appliquée à la réalisation d'un processeur RISC de première génération : principe, aléas de données, de contrôle, structurelle, prédiction de branchement
- technique de modélisation VHDL, modélisation et simulation d'un processeur RISC en VHDL
- hiérarchie mémoire : cache et mémoire virtuelle
- mesures de performances
Système d'exploitation (4,5 CM, 5 TD, 4 TP)
- structure des systèmes d’exploitation, noyau
- systèmes de fichiers et gestion des ressources de calcul et d’entrées/sorties
- programmation en C des primitives systèmes
- Enseignant: Chahrazed Boudjemila
- Enseignant: Steven Derrien
- Enseignant: Catherine Dezan
- Enseignant: Stephane Rubini